• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989011749A1
    申请号:PCT/EP1989/000547
    申请日:1989-05-18
    公开日:1989-11-30
    发明作者:Werner Pollmeier
    申请人:Nixdorf Computer Ag；
    IPC主号:G06F1-00
    专利说明:
    [0001] Gleichspannungsversorgungssystem mit mehreren Gleichspannungsquellen
    [0002] Die Erfindung betrifft ein Gleichspannungsversorgungs¬ system mit mehreren aus mindestens zwei Gleichspannungs¬ quellen gespeisten Spannungsausgängen, von denen einer aus einer ersten oder mindestens einer weiteren Gleich- spannungsquelle jeweils über ein Koppelglied alternativ und mindestens ein weiterer fest aus einer der Spannungsquellen gespeist wird.
    [0003] Ein solches System wird zur Spannungsversorgung hochwertiger elektronischer Systeme, beispielsweise Computersysteme oder Sicherheitseinrichtungen, benötigt. Bei Ausfall einer Spannungsquelle versorgt es den betroffenen Spannungsausgang selbsttätig aus einer anderen Spannungsquelle und gewährleistet so eine unterbrechungsfreie Spannungsversorgung. In vielen Anwendungen existiert ein weiterer Spannungsausgang, der fest aus einer dieser beiden Spannungsquellen gespeist wird. Dadurch kann eine Aufteilung der Spannungsversorgung elektronischer Systeme in der Art vorgenommen werden, daß die gegen Spannungsverlust empfindlichen Baueinheiten, z.B. Speicher, aus dem alternativ gespeisten Spannungsausgang versorgt werden und der weitere Spannungsausgang die Hauptlast der SpannungsVersorgung übernimmt. Bekannte Gleichspannungsversorgungssysteme speisen einen Spannungsausgang alternativ aus verschiedenen Gleich¬ spannungsquellen, wozu zwischen einer Spannungsquelle und dem Spannungsausgang jeweils ein Koppelglied liegt. Dieses Koppelglied besteht aus einer Diode, die in Durchlaßrichtung betrieben wird. Der Spannungsausgang vird dann jeweils aus der Spannungsquelle gespeist, die den höheren Spannungspegel hat. Die Dioden verhindern dabei ein Rückspeisen in die Spannungsquelle mit niedrigerem Spannungspegel. Ein solches Spannungsversorgungssystem hat zwar einen sehr einfachen Schaltungsaufbau, besitzt jedoch erhebliche Nachteile. So entsteht am Koppelglied eine Verlustleistung, deren Betrag proportional dem Produkt aus Spannungsabfall am Koppelglied und Durchlaßstrom ist.
    [0004] Spannungsversorgungssysteme für elektronische Geräte sind oft so ausgelegt, daß sie an ihrem Ausgang eine niedrige Spannung von beispielsweise 5 Volt haben, dafür aber hohe Ströme liefern. Bei der Verwendung einer Diode als Koppelglied wird bei starken Strömen an dieser eine Verlustleistung erzeugt, die in Form von Verlustwärme über Kühlkörper an die Umgebung abgeführt werden muß. Diese Verlustleistung erhöht die Gesamtverlustleistung des Spannungsversorgungssystems und setzt seinen Wirkungsgrad herab. Solche Spannungsversorgungssysteme haben daher große Gehäuseabmessungen und sind relativ schwer.
    [0005] Ein weiterer Nachteil der bekannten Systeme besteht darin, daß sich die Spannungspegel der Spannungsquellen zum alternativen Speisen eines Spannungsausganges mindestens um. den Betrag der Durchlaßspannung einer Diode unterscheiden müssen, um sicherzustellen, daß im normalen Betriebszustand der Spannungsausgang aus nur einer Spannungsquelle gespeist wird. Beim alternativen Speisen aus der anderen Spannungsquelle verändert sich dann aber zwangsläufig der Spannungspegel am Spannungsausgang. Bei einer typischen Durchgangspannung einer Diode von etwa 0,7 Volt und bei einer Ausgangsspannung von 5 Volt kann der Spannungsunterschied am Spannungsausgang bei alternativer Speisung größer als 10 % sein. Der zulässige Bereich von Spannungsschwankungen wird für empfindliche Elektroniksysteme damit deutlich überschritten. Gleiches gilt für den weiteren Spannungsausgang, der mit einer der Spannungsquellen fest verbunden ist, die einen Spannungsausgang alternativ speisen. Der Spannungspegel des weiteren Spannungsausgangs ist mindestens um die Durchlaßspannung des Koppelgliedes höher als der des alternativ gespeisten Spannungsausgangs. Die genannten Probleme treten dann nicht auf, wenn es gelingt, den Spannungsabfall am Koppelglied zu reduzieren.
    [0006] Es ist Aufgabe der Erfindung, ein Spannungsversorgungs¬ system anzugeben, das die Verlustleistung am Koppelglied verringert und weitgehend übereinstimmende Spannungspegel an den Spannungsausgängen erzeugt.
    [0007] Diese Aufgabe wird bei einem Spannungsversorgungssystem eingangs genannter Art dadurch gelöst, daß das alternative Speisen eines Spannungsausgangs durch Steuersignale veranlaßt ird, die abhängig vom Betriebszustand der jeweiligen Gleichspannungsquelle und/oder extern erzeugt werden und den Schaltzustand des jeweiligen, als Schalteranordnung ausgebildeten Koppelglieds unter Verlängerung der Schaltzeitsteuern, wobei zueinander gegensinnige Schaltvorgänge einander überlappen . Die Erfindung nutzt die Erkenntnis, daß eine Schalteranordnung, die beispielsweise als Halbleiterbaustein ausgebildet sein kann, eine sehr geringe Durchlaßspannung sowie einen geringen Durchlaßwiderstand besitzt. Wird eine solche Schalteranordnung als Koppelglied verwendet, so entsteht an diesem auch bei starken Strömen nur ein geringer Spannungsabfall und die Verlustleistung bleibt klein. Dadurch kann der Aufwand zur Abfuhr der Verlustwärme bzw. zur Kühlung reduziert werden, wodurch sich die Baugröße und das Gewicht des Spannungsversorgungssys ems verringern. Gleichzeitig wird durch Verwendung eines verlustarmen Koppelgliedes der Wirkungsgrad des Spannungsversorgungssystems erhöht, so daß dessen Nennleistung bei einer vorgegebenen Gehäusegröße zunehmen kann. Die Verrringerung des Spannungsabfalls am Koppelglied bewirkt weiterhin, daß die Spannungspegel verschiedener und aus einer Spannungsquelle gespeisten Spannungsausgänge auf annähernd gleichem Potential liegen. Ferner können die Spannungsquellen, welche einen Spannungsausgang alternativ speisen, gleiche Spannung haben, denn die jeweils speisende Spannungsquelle kann über die Schalteranordnung gezielt eingeschaltet und die anderen Spannungsquellen abgeschaltet werden, so daß eine gleichzeitige Speisung des -Spannungsausgangs aus zwei Spannungsquellen unterbunden wird.
    [0008] Das Steuern des Schaltzustandes einer Schalteranordnung erfolgt über Steuersignale, die abhängig vom Betriebszustand der jeweiligen Spannungsquelle erzeugt werden. Beginnt z.B. die Spannung einer ersten Spannungsquelle unter einen vorgegebenen Wert abzusinken, so wird ein Steuersignal erzeugt, das die 1 Schalteranordnung der betreffenden Spannungsquelle in den Sperrzustand steuert und damit das Speisen des entsprechenden Spannungsausgangs über diese Spannungsquelle abschaltet. Gleichzeitig wird ein zweites 5 Steuersignal gebildet, das eine zu einer anderen Spannungsquelle gehörende Schalteranordnung in den leitenden Zustand steuert und dadurch die Spannungsversorgung des Spannungsausgangs sicherstellt. Um eine lückenlose Spannungsversorgung der an den
    [0009] -]_Q alternativ gespeisten Spannungsausgang angeschlossenen Geräte zu gewährleisten, sollten die Schaltvorgänge der Schalteranordnungen zueinander gegensinnig ablaufen und sich zeitlich überlappen. Dies bedeutet, daß eine Spannungsquelle durch ihre nachgeschaltete
    [0010] 15 Schalteranordnung erst dann abgeschaltet werden soll, wenn die andere Spannungsquelle über ihre Schalteranordnung eingeschaltet worden ist und umgekehrt. Der jeweilige Schaltvorgang sollte nicht abrupt, sondern in einer verlängerten Schaltzeit ablaufen, denn ein zu
    [0011] 20 steiler Spannungsanstieg kann bei der betroffenen Spannungsquelle einen Stromstoß zur Folge haben, der die Spannungsquelle überlastet. Durch die verlängerte Schaltzeit wird erreicht, daß ein weiches Einschalten bzw. Abschalten der Spannungsquellen erfolgt. Unter
    [0012] 25 Schaltzeit wird die Übergangszeit vom sperrenden in den leitenden Zustand und umgekehrt der' Schalteranordnung verstanden .
    [0013] Neben der Steuerung der Schalteranordnungen über 30 Steuersignale, die abhängig vom Betriebszustand der jeweiligen Spannungsquelle gebildet werden, ist es auch möglich, diese extern z.B. in einer übergeordneten Zentrale zu erzeugen. Damit können die Spannungsquellen gezielt irksam bzw. unwirksam sowie die Spannungen an 35 den Spannungsausgängen ein- bzw. ausgeschaltet werden.
    [0014] Eine bevorzugte Ausführungsform ist dadurch gekennzeichnet, daß auch zwischen dem jeweiligen weiteren Spannungsausgang und er ihn speisenden Spannungsquelle eine Schalteranordnungen vorgesehen ist. Durch diese Maßnahme wird es möglich, die Speisung des weiteren Spannungsausgangs durch die ihm zugehörige Schalteranordnung zu steuern. Damit kann auf einfache Weise das Einschalten bzw. Abschalten der Versorgungsspannung bestimmter Geräteteile von einer Zentrale aus veranlaßt werden.
    [0015] Eine Weiterbildung kann darin bestehen, daß mindestens eine Schalteranordnung als Längsregler in eine am zugehörigen Spannungsausgang vorgesehene Regeleinrichtung einbezogen ist. Dadurch wird erreicht, daß am Spannungsausgang eine geregelte Spannung bereitgestellt wird. Der zur Spannungsregelung normalerweise notwendige Leistungstransistor kann entfallen, wenn die Schalteranordnung in den Längsregelzweig einer Regelschaltung eingegliedert wird und dabei die Aufgabe eines Regeltransistors übernimmt.
    [0016] Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung näher erläutert. Es zeigen:
    [0017] Fig. 1 ein Spannungsversorgungssystem mit zwei Span¬ nungsquellen und zwei Spannungsausgängen,
    [0018] Fig. 2 eine Schaltungsanordnung zum Erzeugen von Steuersignalen, und
    [0019] Fig. 3 den Verlauf von Steuersignalen und den Zustand von Schalteranordnungen in der Schaltanord¬ nung nach Fig. 1 über der Zeit. In Fig.l ist ein Spannungsversorgungssystem dargestellt, dessen Spannungsausgang 10 alternativ von einem an das 220-Volt-Wechselstromnetz angeschlossenen Schaltnetzteil 12 oder im Notfall aus einer Batterie 14 gespeist werden kann. Die Batterie 14 ist mit dem Emitter eines pnp-Transistors Tl verbunden, dessen Kollektor zum Spannungsausgang 10 geführt ist. Die Basis des Transistors Tl ist mit dem Kollektoranschluß eines Hilfstransistors TA verbunden, der vom Leitfähi keitstyp npn ist und dessen Emitterelektrode über einen Widerstand 15 an Masse liegt. Seine Basiselektrode ist mit dem Ausgang eines Operationsverstärkers 16 verbunden, dessen invertierte Eingang an den Mittelabgriff eines aus iderständen 18, 20 bestehenden Spannungsteilers gelegt ist, der mit dem Spannungsausgang 10 verbunden ist. Der OpertionsVerstärker 16 ist als Integrator geschaltet und hat zwischen seinem Ausgang und seinem invertierenden Eingang einen Kondensator 22. Zwischen dem Spannungsausgang 10 und Bezugspotential sind ein Vorwiderstand 26 und eine Zenerdiode 24 in Reihe geschaltet. A Kathodenanschluß der Zenerdiode 24 wird eine Referenzspannung 25 abgegriffen und einem Spannungsteiler, bestehend aus der Reihenschaltung eines Widerstandes 28, eines Widerstandes 30 und eines Kondensators 32 zugeführt. Der Kondensator 32 ist mit dem nicht invertierenden Eingang des Operationsverstärkers 16 verbunden. Dem Verbindungspunkt der iderstände 28, 30 ird ein Steuersignal Sl zugeführt.
    [0020] Der Spannungsabgriff des Schaltnetzteils 12 ist an einer Klemme 34 herausgeführt, die direkt mit einem weiteren Spannungsausgang 36 des SpannungsVersorgungssystems verbunden ist. Zwischen dem Spannungsausgang 10 und der Klemme 34 liegt eine aus einem ersten MOS-Transistor T2 und einem zweiten MOS-Transistor T3 bestehende Schalter¬ anordnung. Die Gate-Anschlüsse der Transistoren T2 , T3 sind gemeinsam an den Ausgang eines Operationsverstärkers 38 geführt. Die Source-Anschlüsse der Transistoren T2 , T3 sind direkt miteinander verbunden. Der Drain-Anschluß des
    [0021] Transistors T2 ist an die Klemme 34 und der Drain-An¬ schluß des Transistors T3 an den Spannungausgang 10 gelegt.
    [0022] Die MOS-Transistoren T2, T3 sind selbstsperrende n-Kanal-Feldef f ekt-Transistoren und können nur in Drain-Source-Richtung sperren. In der Gegenrichtung sind diese Transistoren über ihre sogenannte Inversdiode leitend. Die zu den Transistoren T2, T3 gehörenden In- versdioden 40 bzw. 42 sind in Fig. 1 zwischen den jewei¬ ligen Drain-Source-Anschlüssen gestrichelt eingezeichnet. Durch das Zusammenschalten der Transistoren T2 , T3 an ihren Source-Anschlüssen wird einer der Transistoren T2 , T3 invers betrieben, beim Beispiel nach Fig. 1 der Tran- sistor T3.
    [0023] Der Ausgang des als Integrator geschalteten Operations¬ verstärkers 38 ist über einen Kondensator 44 mit seinem invertierenden Eingang verbunden. Dieser ist an den Mittelabgriff des aus Widerständen 46, 48 bestehenden Spannungsteilers angeschlossen, der über den Spannungs¬ ausgang 10 gespeist wird. Der nicht invertierende Eingang des Operationsverstärkers 38 ist mit einem Kondensator 50 verbunden, der mit einem Anschluß an Masse liegt. Der Kodensator 50 ist über in Serie geschaltete iderst nde 52, 54 mit dem Kathodenanschluß der Zenerdiode 24 verbun¬ den. Am Verbindungspunkt der Widerstände 52, 54 wird ein zweites Steuersignal S2 zugeführt. Die Steuersignale Sl, S2 werden von einer Steuerung 56 erzeugt, welche den Spannungspegel des Schaltnetzteils 12 überwacht bzw. Steuersignale einer nicht dargestellten übergeordneten Zentrale verarbeitet. Die Schaltungsanord¬ nung einer solchen Steuerung 56 ist in Fig. 2 darge¬ stellt. Einem Schwellwertschalter 58 ist an seinem inver¬ tierenden Eingang eine Referenzspannung 60 und an seinem nicht invertierenden Eingang ein der Netzspannung des Schaltnetzteils 12 proportionales Spannungssignal Im zugeführt. Der Sch ellwertschalter 58 erzeugt an seinem Ausgang ein Ausgangssignal Sw mit High-Pegel, enn der Pegel des Spannungssignals Un höher als die Referenzspannung 60 ist, anderfalls ein Ausgangssignal Sw mit Low-Pegel. Der Ausgang des SchwellwertSchalters 58 ist mit einem die abfallende Flanke des Ausgangssignals S um eine Zeit tl verzögernden Zeitglied 62 sowie mit einem den Anstieg des Ausgangssignals Sw um die Zeit t3 verzögernden Zeitglied 64 verbunden. Diesem ist ein Inverter 66 mit Open-Kollektor-Ausgang nachgeschaltet.
    [0024] Dieser erzeugt ein Signal mit annähernd assepotential, enn an den Eingang des Inverters 66 ein Signal it High-Pegel gelegt ird. Bei einen Eingangssignal mit Lo -Pegel geht der Ausgang des Inverters 66 in einen hochohmigen Zustand über, d.h. den Steuersignal Sl wird über den Inverter 66 kein bestimmter Spannungspegel vorgegeben. Dem Zeitglied 62 ist ein weiteres Zeitglied 68 nachgeschaltet, elches die Anstiegsflanke des Ausgangs Sw um eine Zeit t2 verzögert. Das Zeitglied 68 steuert ein Gatter 70, das ebenfalls einen Open-Kollektor-Ausgang besitzt und das Steuersignal S2 erzeugt.
    [0025] Fig. 3 zeigt den Verlauf verschiedener Signale so ie den Zustand der Transistoren Tl , T2 über der Zeit t in ver- schiedenen Betriebszuständen a,b,c, die noch näher erläu¬ tert werden. Das Spannungssignal Un kann zwischen einem Nennwert, der mit 100 % angegeben ist, und dem Wert 0 schwanken. Das Ausgangsignal Sw des Schwellwertschal- ters 58 kann wie beschrieben die Zustände L (Low-Pegel) und H (High-Pegel) annehmen. Die Steuersignale Sl, S2 besitzen ebenfalls zwei Zustände, die mit logisch 0 und logisch 1 bezeichnet sind. Im Zustand logisc 0 liegen die Steuersignale Sl, S2 auf Massepotential, im Zustand logisch 1 sind diese in einen hochohmigen Zustand. Die Transistoren Tl , T2 besitzen die Zustände "Sperren" und "Leiten", die in Fig. 3 mit "Aus" bzw. "Ein" bezeichnet sind. Zwischen diesen Zuständen werden die Transistoren Tl , T2 in einer vorgegebenen Schaltzeit hin- und hergeschaltet, so daß der Spannungsanstieg bzw. der Spannungsabfall am Ausgang der Transistoren Tl, T2 flach verläuft.
    [0026] Die Funktion des Spannungsversorgungsystem wird nun unter Bezugnahme auf die Fig. 1, 2 und 3 erläutert. Zunächst wird angenommen, daß das Schaltnetzteil 12 ordnungsgemäß arbeitet und an der Klemme 34 positive Spannung anliegt (Betriebszustand a in Fig. 3). Das Spannungssignal Un ist im normalen Betriebszustand größer als die Referenzspan- nung 60, und der Schwellwertschalter 58 in Fig. 2 hat an seinem Ausgang ein Ausgangsignal Sw mit High-Pegel. Demzufolge wird am Ausgang des Inverters 66 ein Steuer¬ signal Sl mit Zustand logisch 0 und am Ausgang des Gatters 70 ein Steuersignal S2 mit Zustand logisch 1 erzeugt.
    [0027] Da das Steuersignal Sl Massepotential führt, ist auch die Spannung am nicht invertierenden Eingang des Operations¬ verstärkers 16 in Fig. 1 annähernd Null. Auch die Aus- gangspannung des Operationsverstärkers 16 ist somit gleich Null, und die Transistoren T4 und Tl sperren. Die
    [0028] Batterie 14 ist damit vom Spannungsausgang 10 abgekop¬ pelt.
    [0029] Das hochohmige Steuersignal S2 belastet dagegen den aus den iderständen 54, 52 bestehenden Spannungsteiler nicht. Dem nicht invertierenden Eingang des Operationsverstärkers 38 wird somit die Referenzspannung 25 der Zenerdiode 24 zugeführt. Der Operationsverstärker 38 bildet zusammen mit den Transistoren T2 , T3 einen Regelkreis. Der Operationsverstärkers 38 arbeitet in diesem als PI-Regler und die Transistoren T2 , T3 als Stellglieder. Am invertierenden Eingang des Operationsverstärkers 38 wird der Istwert zugeführt, an seinem nicht invertierenden Eingang der Sollwert. Der Operationsverstärker 38 führt den Soll-Ist ertvergleich durch und stellt an seinem Ausgang eine Spannung so ein, daß die Transistoren T2 , T3 über ihre Gate-Elektrode leitend gesteuert werden und die Soll-Istwertabweichung minimal ird. Das Zeitverhalten des Regelkreises wird dabei durch die Zeitkonstante, die sich aus den iderständen 46, 48 und dem Kondensator 44 ergibt, eingestellt .
    [0030] Für den nächsten Betriebszustand b der Fig. 3 sei ange¬ nommen, daß die Netzspannung, die das Schaltnetzteil versorgt, ausfällt. Das Spannungssignal Un fällt dann exponentiell ab und unterschreitet bei der Schwelle 72 die Referenzspannung 60. Ein Ausfall der Netzspannung des Schaltnetzteils 12 bedeutet aber nicht, daß auch seine Ausgangsspannung abrupt abfällt, sondern die in Kondensatoren des Schaltnetztei1s gespeicherte Energie reicht noch aus, um für eine bestimmte Zeit weiterhin Spannung abzugeben. Nachdem das Spannungssignal Un die
    [0031] Referenzspannung 60 unterschritten hat, schaltet der Schwellwertschalter 58 in Fig. 2 sein Ausgangssignal Sw auf Low-Pegel um, und der Inverter 66 erzeugt an seinem Ausgang das Steuersignal Sl mit Zustand logisch 1. Die abfallende Flanke des Ausgangssignals Sw des Schwellwertschalters 58 wird durch das Zeitglied 62 um eine Zeit tl verzögert und schaltet über das Gatter 70 das Steuersignal S2 in den Zustand logisch 0.
    [0032] Der Kondensator 32 in Fig. 1 wird über die in Reihe geschalteten Widerstände 28, 30 auf die Referenzspannung 25 aufgeladen. Der als Regler arbeitende Operationsver¬ stärker 16 steuert den Transistor T4 leitend, der den Transistor Tl mit Basisstrom versorgt, so daß dieser eingeschaltet wird. Die Schaltzeit des Transistors Tl ist dabei durch die Zeitkonstante des Operationsverstärkers 16, die sich aus seiner Beschaltung mit den Widerständen 18, 20 sowie dem Kondensator 22 ergibt, sowie durch die Zeitkonstante aus den Widerständen 28, 30 und dem Kondensator 32 bestimmt. Die vom Transistor Tl abgegebene Spannung wird über den Spannungsteiler, bestehend aus den Widerständen 18, 20, dem Operationsverstärker 16 zugeführt, mit dem Spannungspegel der Zenerdiode 24 verglichen und auf einen konstanten Wert geregelt.
    [0033] Wie bereits beschrieben, führt das Steuersignal S2 nach Ablauf der Zeit tl Massepotential, d.h. der Kondensator 50 wird mit einer Zeitkonstante entladen, die der Widerstand 52 und der Kondensator 50 bilden. Der als Regler arbeitende Operationsverstärker 38 erhält somit eine gegen Null gehende Sollwertspannung und steuert die MOS-Transistoren T2, T3 in den sperrenden Zustand. Da die MOS-Transistoren T2 , T3 an ihren Source-Elektroden verbunden sind, ist eine der Inversdioden 40, 42 in Sperrichtung geschaltet, so daß eine Rückspeisung des Schaltnetzteils 12 unterbleibt.
    [0034] Die beschriebenen gegensinnigen SchaltVorgänge, d.h. das Einschalten des Transistors Tl bzw. das Ausschalten der Transistoren T2 , T3 werden über die genannten Zeitkon¬ stanten so eingestellt, daß sie sich um eine Zeit t4 überlappen, wie in der Fig. 3 dargestellt ist. Der Spannungsausgang 10 behält während dieser Schaltvorgänge seinen Spannungspegel unverändert bei.
    [0035] Nachfolgend wird der Betriebszustand der SpannungsWieder¬ kehr des Schaltnetzteils 12 behandelt, der in der Fig. 3 unter c dargestellt ist. Bei Spannungs iederkehr steigt das Spannungsignal Un an und überschreitet beim Schwell¬ wert 72 die Referenzspannung 60. Der Schwellwert 58 in Fig. 2 schaltet sein Ausgangssignal Sw von Low-Pegel nach High-Pegel um. Nach einer Zeit 3 wird das Steuersignal Sl durch den Inverter 66 in den Zustand logisch 0 gesteu¬ ert, während das Steuersignal S2 nach Ablauf der Zeit t2 in einen hochohmigen Zustand umgeschaltet ird. Die Zeit 12 wird dabei so eingestellt, daß vor Ablauf dieser Zeit das Schaltnetzteil l2 seine volle Betriebsspannung erreicht hat. Das Steuersignal S2 belastet nunmehr den aus den iderständen 52, 54 und dem Kondensator 50 bestehenden Spannungsteiler nicht mehr, und der Kondensator 50 wird über die iderstände 52, 54 auf die Spannung 25 der Zenerdiode 25 aufgeladen. Der Operationsverstärker 38 steuert die Transistoren T2 , T3 entsprechend der ansteigenden Ladespannung am Kondensator 50 in den leitenden Zustand und das Schaltnetzteil 12 speist den Spannungsausang 10 mit Spannung. Das Steuersignal Sl, das annähernd Massepotential hat, bewirkt ein Entladen des Kondensators 32 über den Wider¬ stand 30. Der Transistor Tl wird demzufolge über den Transistor T4 und den Operationsverstärker 16 in den sperrenden Zustand geschaltet und die Batterie 14 vom Spannungsausgang 10 abgekoppelt. Auch die Schaltvorgänge zum Ein- bzw. Ausschalten der Transistoren T2, T3 bzw. Tl erfolgen überlappend, d.h. die Zeitkonstanten sind je¬ weils so gewählt, daß eine Überlappungszeit t5 entsteht, Q in der die Transistoren Tl , T2, T3 leitend gesteuert sind, wie in Fig. 3 dargestellt ist.
    [0036] Die Schaltzeiten der Transistoren Tl , T2, T3 sind jeweils so einzustellen, daß sie länger als die Ausregelzeit des 5 Schaltnetzteils 12 sind. Dadurch wird sichergestellt, daß das Schaltnetzteil 12 durch dynamische Regelvorgänge beim Ausregeln von Störungen nicht überlastet wird. Die Spannung der Zenerdiode 24, die als Sollwertspannung zum Regeln der Ausgangsspannung am Spannungsausgang 10 dient, 0 wird über den Vorwiderstand 26 am Spannungsausgang 10 abgegriffen. Ein kurzzeitiger Spannungseinbruch am Spannungsausgang 10 läßt somit auch die Spannung an der Zenerdiode 24 absinken, wodurch die Transistoren Tl , T2 , T3 auf eine niedrigere Ausgangsspannung geregelt werden. 5 Damit arbeitet das Spannungsversorgungssystem auch bei kurzzeitiger Überlastung zuverlässig. Gleiches gilt auch für die Operationsverstärker 16, 38, deren Betriebsspannung (nicht dargestellt) ebenfalls am Spannungsausgang 10 abgegriffen vird. Bei Absinken der 0 Spannung am Spannungsausgang 10 sinken die Ausgangsspannungen der Operationsverstärker, wodurch die Transistoren T2, T3 jeweils in den sicheren Sperrzustand gesteuert werden .
    [0037] 5 Das in Fig. 1 dargestellte Ausführungsbeispiel kann noch durch verschiedene Schaltungsmaßnahmen ergänzt werden. So ist es möglich, zwischen den Spannungsausgang 36 und die Klemme 34 weitere Transistoren, die als Schalteranordnung arbeiten, einzufügen. Über Steuersignale, die diese Transistoren steuern, kann der Spannungsausgang 36 an die Ausgangsspannung des Schaltnetzteils 12 an- bzw. abgekop¬ pelt erden. eiterhin ist es auch möglich, mehrere Transistoren parallel zu schalten, um den Strom aufzutei- len und so die an einem Transistor auftretende Verlust¬ leistung sowie den Spannungsabfall eiter zu verringern.
    [0038] Ebenso ist es möglich, den Anschluß des Widerstandes 54 nicht mit der Zenerdiode 24 sondern über einen eiteren Spannungsteiler (nicht dargestellt) mit der Klemme 34 zu verbinden. Die als Soll ert dienende Spannung des Kondensators 50 ist dann proportional der Spannung des Schaltnetzteils 12. Bei Abfallen dieser Spannung werden die Transistoren T2 , T3 über den als Regler arbeitenden Operationsverstärker 38 gesperrt und bei Spannungs iederkehr diese erst nach Erreichen der vollen Betriebsspannung des Schaltnetzteils 12 leitend geschaltet. Durch diese Maßnahme wird die Zuverlässigkeit des SpannungsVersorgungssystems weiter erhöht.
    权利要求:
    ClaimsP A T E N T A N S P R Ü C H E
    1. Gleichspannungsversorgungssystem mit mehreren aus mindestens zwei Gleichsspannungsquellen gespeisten
    Spannungsausgängen, von denen einer aus einer ersten oder mindestens einer weiteren Gleichsspannungsquelle jeweils über ein Koppelglied alternativ und mindestens ein veiterer fest aus einer der Spannungsquellen gespeist vird, dadurch g e k e n n ¬ z e i c h n e t, daß das alternative Speisen eines Spannungsausganges (10) durch Steuersignale (Sl, S2) veranlaßt vird, die abhängig vom Betriebszustand der jeweiligen Gleichspannungsquelle (14, 12) und/oder extern erzeugt werden und den Schaltzustand des jeveiligen, als Schalteranordnung (Tl, T2, T3) ausgebildeten Koppelgliedes unter Verlängerung der Schaltzeit steuern, wobei zueinander gegensinnige Schaltvorgänge einander überlappen.
    2. System nach Anspruch 1, dadurch e k e n n¬ z e i c h n e t, daß auch zwischen dem jeweiligen weiteren Spannungsausgang (36) und der ihn speisenden Spannungsquelle (12) eine Schalteranordnung vorgesehen ist.
    System nach Anspruch 1 oder 2, dadurch g e k e n n ¬ z e i c h n e t, daß mindestens eine Schalteranord¬ nung (Tl , T2 , T3) als Längsregler in eine am zugehör¬ igen Spannungsausgang (10) vorgesehene Regeleinrich¬ tung einbezogen ist.
    System nach Anspruch 3, dadurch g e k e n n z e i c h n e t , daß die Betriebspannung der Regeleinrichtung an ihrem Spannungsausgang (10) abgegriffen wird.
    System nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß die Schal¬ teranordnung (Tl, T2 , T3) aus einem oder mehreren parallelgeschalteten Transistoren besteht.
    System nach Anspruch 5, dadurch g e k e n n ¬ z e i c h n e t , daß die Transistoren ( T2 , T3) MOS-Feldeffektransistoren sind.
    7. System nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß die Schalteranordnung aus einem oder mehreren parallelgeschalteten Paaren von MOS-Feldeffekttran- sistoren (T2, T3) besteht, die mit ihren Source- Drain-Strecken in Reihe geschaltet sind, von denen ein MOS-Feldeffekttransistor (T3) invers betrieben wird .
    8. System nach einem der vorhergehenden Ansprüche, mit einem geregelten Schaltnetzteil (12) als Spannungs¬ quelle, dadurch g e k e n n z e i c h n e t, daß die Schaltzeit länger als die Ausregelzeit des Schalt¬ netzteils ist.
    9. System nach einem der Ansprüche 3 bis 8. dadurch g e k e n n z e i c h n e t, daß die Sollwertspannung der Regeleinrichtung aus der zugehörigen Spannungs¬ quelle (12, 14) erzeugt wird.
    10. System nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß die Verlängerung der Schaltzeit durch einstellbare Zeitglieder (28, 30, 32 und 54, 52, 50) veränderbar is .
    11. System nach Anspruch 10, dadurch g e k e n n ¬ z e i c h n e t , daß die Zeitkonstante des jevei- ligen Zeitgliedes durch dessen Widerstand einstellbar ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US6674657B2|2004-01-06|Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system
    US6433527B1|2002-08-13|Phase failure detector for multi-phase switching regulators
    US4788450A|1988-11-29|Backup power switch
    US6841977B2|2005-01-11|Soft-start with back bias conditions for PWM buck converter with synchronous rectifier
    US7893560B2|2011-02-22|Low power isolation design for a multiple sourced power bus
    US5001623A|1991-03-19|Automatically switching multiple input voltage power supply
    US6268711B1|2001-07-31|Battery manager
    DE69723415T2|2004-05-06|Schutz einer integrierten Stromversorgung
    US6836100B2|2004-12-28|Method and phase redundant regulator apparatus for implementing redundancy at a phase level
    US5122726A|1992-06-16|Overvoltage protection for redundant power supplies
    US6420906B1|2002-07-16|FET-OR circuit and power supply circuit using the same
    US5940287A|1999-08-17|Controller for a synchronous rectifier and power converter employing the same
    US4924170A|1990-05-08|Current sharing modular power supply
    US7301312B2|2007-11-27|Switching power supply unit for generating an output voltage stepped up from an input voltage
    KR100960038B1|2010-05-31|전원공급시스템 및 그 제어방법
    CA2180495C|1999-09-21|Emergency lighting battery charging circuit
    US5672958A|1997-09-30|Method and apparatus for modifying feedback sensing for a redundant power supply system
    DE10214190B4|2011-06-30|Stromversorgung mit mehreren parallel geschalteten Schaltnetzteilen
    US4510400A|1985-04-09|Switching regulator power supply
    US7135842B2|2006-11-14|Voltage regulator having improved IR drop
    US5592072A|1997-01-07|High performance dual section voltage regulator
    US4949028A|1990-08-14|Multiple voltage battery charge balancing and load protecting device
    US5426579A|1995-06-20|Method and apparatus for stabilizing AC power supply systems connected to power factor correcting loads
    US7170194B2|2007-01-30|Configurable multiple power source system
    US5796182A|1998-08-18|Capacator storage circuit for sustaining a DC converter
    同族专利:
    公开号 | 公开日
    KR900702618A|1990-12-07|
    DE3816944A1|1989-11-30|
    AT96583T|1993-11-15|
    US5278453A|1994-01-11|
    EP0342693B1|1993-10-27|
    EP0342693A1|1989-11-23|
    JPH03503236A|1991-07-18|
    KR930002934B1|1993-04-15|
    EP0415971A1|1991-03-13|
    DE3816944C2|1991-11-28|
    ES2046369T3|1994-02-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-11-30| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP KR US |
    1989-11-30| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1990-10-31| WWE| Wipo information: entry into national phase|Ref document number: 1989905683 Country of ref document: EP |
    1991-03-13| WWP| Wipo information: published in national office|Ref document number: 1989905683 Country of ref document: EP |
    1991-11-22| WWW| Wipo information: withdrawn in national office|Ref document number: 1989905683 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    DEP3816944.4||1988-05-18||
    DE3816944A|DE3816944C2|1988-05-18|1988-05-18||KR1019900700070A| KR930002934B1|1988-05-18|1989-05-18|다수의 동일전압원을 구비한 동일전압 공급시스템|
    [返回顶部]